快捷導(dǎo)航

JAVA中JVM的重排序詳細(xì)介紹

更新時(shí)間：2014年05月05日 08:56:28 作者：

重排序通常是編譯器或運(yùn)行時(shí)環(huán)境為了優(yōu)化程序性能而采取的對(duì)指令進(jìn)行重新排序執(zhí)行的一種手段。重排序分為兩類：編譯期重排序和運(yùn)行期重排序，分別對(duì)應(yīng)編譯時(shí)和運(yùn)行時(shí)環(huán)境

在并發(fā)程序中，程序員會(huì)特別關(guān)注不同進(jìn)程或線程之間的數(shù)據(jù)同步，特別是多個(gè)線程同時(shí)修改同一變量時(shí)，必須采取可靠的同步或其它措施保障數(shù)據(jù)被正確地修改，這里的一條重要原則是：不要假設(shè)指令執(zhí)行的順序，你無(wú)法預(yù)知不同線程之間的指令會(huì)以何種順序執(zhí)行。

但是在單線程程序中，通常我們?nèi)菀准僭O(shè)指令是順序執(zhí)行的，否則可以想象程序會(huì)發(fā)生什么可怕的變化。理想的模型是：各種指令執(zhí)行的順序是唯一且有序的，這個(gè)順序就是它們被編寫在代碼中的順序，與處理器或其它因素?zé)o關(guān)，這種模型被稱作順序一致性模型，也是基于馮·諾依曼體系的模型。當(dāng)然，這種假設(shè)本身是合理的，在實(shí)踐中也鮮有異常發(fā)生，但事實(shí)上，沒(méi)有哪個(gè)現(xiàn)代多處理器架構(gòu)會(huì)采用這種模型，因?yàn)樗窃谑翘托Я?。而在編譯優(yōu)化和CPU流水線中，幾乎都涉及到指令重排序。

編譯期重排序

編譯期重排序的典型就是通過(guò)調(diào)整指令順序，在不改變程序語(yǔ)義的前提下，盡可能減少寄存器的讀取、存儲(chǔ)次數(shù)，充分復(fù)用寄存器的存儲(chǔ)值。

假設(shè)第一條指令計(jì)算一個(gè)值賦給變量A并存放在寄存器中，第二條指令與A無(wú)關(guān)但需要占用寄存器（假設(shè)它將占用A所在的那個(gè)寄存器），第三條指令使用A的值且與第二條指令無(wú)關(guān)。那么如果按照順序一致性模型，A在第一條指令執(zhí)行過(guò)后被放入寄存器，在第二條指令執(zhí)行時(shí)A不再存在，第三條指令執(zhí)行時(shí)A重新被讀入寄存器，而這個(gè)過(guò)程中，A的值沒(méi)有發(fā)生變化。通常編譯器都會(huì)交換第二和第三條指令的位置，這樣第一條指令結(jié)束時(shí)A存在于寄存器中，接下來(lái)可以直接從寄存器中讀取A的值，降低了重復(fù)讀取的開(kāi)銷。

重排序?qū)τ诹魉€的意義

現(xiàn)代CPU幾乎都采用流水線機(jī)制加快指令的處理速度，一般來(lái)說(shuō)，一條指令需要若干個(gè)CPU時(shí)鐘周期處理，而通過(guò)流水線并行執(zhí)行，可以在同等的時(shí)鐘周期內(nèi)執(zhí)行若干條指令，具體做法簡(jiǎn)單地說(shuō)就是把指令分為不同的執(zhí)行周期，例如讀取、尋址、解析、執(zhí)行等步驟，并放在不同的元件中處理，同時(shí)在執(zhí)行單元EU中，功能單元被分為不同的元件，例如加法元件、乘法元件、加載元件、存儲(chǔ)元件等，可以進(jìn)一步實(shí)現(xiàn)不同的計(jì)算并行執(zhí)行。

流水線架構(gòu)決定了指令應(yīng)該被并行執(zhí)行，而不是在順序化模型中所認(rèn)為的那樣。重排序有利于充分使用流水線，進(jìn)而達(dá)到超標(biāo)量的效果。

確保順序性

盡管指令在執(zhí)行時(shí)并不一定按照我們所編寫的順序執(zhí)行，但毋庸置疑的是，在單線程環(huán)境下，指令執(zhí)行的最終效果應(yīng)當(dāng)與其在順序執(zhí)行下的效果一致，否則這種優(yōu)化便會(huì)失去意義。

通常無(wú)論是在編譯期還是運(yùn)行期進(jìn)行的指令重排序，都會(huì)滿足上面的原則。

Java存儲(chǔ)模型中的重排序

在Java存儲(chǔ)模型（Java Memory Model, JMM）中，重排序是十分重要的一節(jié)，特別是在并發(fā)編程中。JMM通過(guò)happens-before法則保證順序執(zhí)行語(yǔ)義，如果想要讓執(zhí)行操作B的線程觀察到執(zhí)行操作A的線程的結(jié)果，那么A和B就必須滿足happens-before原則，否則，JVM可以對(duì)它們進(jìn)行任意排序以提高程序性能。

volatile關(guān)鍵字可以保證變量的可見(jiàn)性，因?yàn)閷?duì)volatile的操作都在Main Memory中，而Main Memory是被所有線程所共享的，這里的代價(jià)就是犧牲了性能，無(wú)法利用寄存器或Cache，因?yàn)樗鼈兌疾皇侨值?，無(wú)法保證可見(jiàn)性，可能產(chǎn)生臟讀。

volatile還有一個(gè)作用就是局部阻止重排序的發(fā)生，對(duì)volatile變量的操作指令都不會(huì)被重排序，因?yàn)槿绻嘏判颍挚赡墚a(chǎn)生可見(jiàn)性問(wèn)題。

在保證可見(jiàn)性方面，鎖（包括顯式鎖、對(duì)象鎖）以及對(duì)原子變量的讀寫都可以確保變量的可見(jiàn)性。但是實(shí)現(xiàn)方式略有不同，例如同步鎖保證得到鎖時(shí)從內(nèi)存里重新讀入數(shù)據(jù)刷新緩存，釋放鎖時(shí)將數(shù)據(jù)寫回內(nèi)存以保數(shù)據(jù)可見(jiàn)，而volatile變量干脆都是讀寫內(nèi)存。

您可能感興趣的文章: