Qucs(電路模擬器)是一個實(shí)用圖形用戶界面的電路模擬器，Qucs同時也是免費(fèi)的、開源的電路模擬器，它的目的是支持各種電路仿真類型，包括直流，交流， S參數(shù)，和諧波平衡分析，為電子行業(yè)提供了最簡單智能的模擬解決方案，需要的朋友歡迎前來下載使用

Qucs初始界面以圖形用戶界面(GUI)的格式呈現(xiàn)，分析測試和圖表可以在無數(shù)的平臺上看到，包括史密斯圖表、笛卡爾坐標(biāo)系以及完全按表格計(jì)算的，簡單和切中要害*(伴有自主的選擇)是其最大的特點(diǎn)。

Qucs教程：

1、打開qucs，現(xiàn)在Verilog標(biāo)簽下沒有任何文件，我們只需要將我們的verilog的.v文件拷貝過來qucs就能自動識別了。

2、一個verilog的半加器代碼，這里verilog標(biāo)簽下已經(jīng)識別到我們的文件了，如果qucs沒有刷新在Projects下重新點(diǎn)擊一下工程的名字就能看到文件添加過來了。

3、然后鼠標(biāo)點(diǎn)擊一下這個main.v，之后鼠標(biāo)移到我們的原理圖上就會出現(xiàn)一個子電路，四個端口，和我們程序里的兩個輸入兩個輸出一致。 qucs非常漂亮!

4、然后我們進(jìn)行一個數(shù)字的仿真

5、注意，在digital simulation中我們需要將model的值修改為verilog,因?yàn)檫€有一個選項(xiàng)是VHDL,所以理論上VHDL的代碼也能仿真。

6、點(diǎn)擊OK之后我們就算做好工作了，然后仿真一下，用真值表顯示一下我們的半加器是否正確。

Qucs功能：

圖對話框

節(jié)點(diǎn)電壓divided.V旁邊直流電壓，電流通過，源V1.I。數(shù)據(jù)集列表中只列出項(xiàng)目可投入的圖形?？捎玫臄?shù)據(jù)集項(xiàng)目，根據(jù)模擬式用戶執(zhí)行您發(fā)現(xiàn)下列類型的在DataSet中的項(xiàng)目。

•node.V - 節(jié)點(diǎn)的節(jié)點(diǎn)直流電壓

•name.I - 直流電流通過組件的名稱

•node.v - 交流電壓節(jié)點(diǎn)的節(jié)點(diǎn)

•name.i - 交流電流通過組件的名稱

•node.vn - 交流噪聲電壓節(jié)點(diǎn)的節(jié)點(diǎn)

•name.in - 通過組件名稱的AC噪音電流

•node.Vt - 瞬態(tài)電壓在節(jié)點(diǎn)的節(jié)點(diǎn)

•name.It - 瞬態(tài)電流通過組件的名稱

•小號[1,1] - S -參數(shù)的值

請注意：所有的電壓和電流峰值和噪聲電壓有效值在1Hz帶寬值。

數(shù)據(jù)顯示，表格圖

在表格圖，因?yàn)橥瑯哟笮〉碾娮柚岛椭绷麟妷涸串a(chǎn)生1V。

更改組件的屬性

如果你想改變的電阻率，然后再切換回您的原理圖，通過點(diǎn)擊divider.sch選項(xiàng)卡上，按下F4快捷方式，或通過選擇仿真→數(shù)據(jù)顯示/原理圖菜單項(xiàng)。之后雙擊R1電阻。

R1電阻元件屬性對話框

在組件屬性“對話框中給定組件的所有屬性都可以編輯。一個簡短的描述，以及有一個每個屬性中顯示的復(fù)選框可用于添加原理圖(或?qū)傩悦Q和值的示意圖隱藏它)。允許的屬性值元件值標(biāo)準(zhǔn)的(1000)，科學(xué)(1E - 3)可以選擇或工程(1K)數(shù)字符號。

單位

•歐姆 -電阻/Ω

•S -時間/秒

•S -電導(dǎo)/西門子

•K -溫度/開爾文

•H -電感/亨利

•F -的電容/法拉

•赫茲 -頻率/赫茲

•V -電壓/伏

•一個 -電流/安培

•瓦 -電源/瓦

•M -長度/儀表(不可用獨(dú)立，見下文)

可用的工程后綴

•dBm的 - 10 ·日志(x/0.001)

•DB - 10 ·日志(X)

•T - 1012

•摹 - 109

•中號 - 106

•K - 103

•米 - 10-3

•U - 10-6

•ñ - 10-9

•P - 10-12

•F - 10-15

•Å - 10-18

請注意：所有單位和工程后綴是大小寫敏感的，還要注意在M.相沖突指定之一毫米時，可以使用毫米。不能一米(1M)指定將始終作為一個毫(工程符號)解釋。