Quartus Prime19是一款專業(yè)實(shí)用FPGA開發(fā)軟件，Quartus Prime提供了系統(tǒng)級(jí)可編程單芯片（SOPC）設(shè)計(jì)一個(gè)完整的設(shè)計(jì)環(huán)境，該軟件包括設(shè)計(jì)英特爾FPGA、片上系統(tǒng)和CPLD所需的一切，包括設(shè)計(jì)輸入、合成、優(yōu)化、驗(yàn)證和仿真等，借助數(shù)百萬個(gè)邏輯元件大幅增強(qiáng)設(shè)備的功能，能夠?yàn)樵O(shè)計(jì)師提供把握下一代設(shè)計(jì)機(jī)遇所需的理想平臺(tái)。

該軟件提供您開發(fā)設(shè)計(jì)所需要的全部工具，包括設(shè)計(jì)輸入，編譯，時(shí)序分析，模擬和編程，讓您在開發(fā)硬件設(shè)備的時(shí)候可以獲得更好的設(shè)計(jì)平臺(tái)！并采用全新的算法，可以滿足不同開發(fā)用戶的需要，可以大幅度的提高用戶的工作效率。

Quartus Prime精簡版為免費(fèi)版

軟件介紹

英特爾為英特爾 FPGA、CPLD 和 SoC 的每個(gè)設(shè)計(jì)階段提供了一套完整的開發(fā)工具。無論您是作為硬件工程師創(chuàng)建復(fù)雜的 FPGA 設(shè)計(jì)，還是作為軟件開發(fā)人員為嵌入式處理器編寫軟件，對(duì)數(shù)字信號(hào)處理 (DSP) 算法進(jìn)行建模，抑或是專注于系統(tǒng)設(shè)計(jì)，英特爾總有一款工具能夠助您一臂之力。英特爾quartus prime軟件提供三個(gè)版本以滿足不同的設(shè)計(jì)要求：專業(yè)版、標(biāo)準(zhǔn)版和精簡版。
1、英特爾 Quartus Prime 專業(yè)版–英特爾 Quartus Prime 專業(yè)版進(jìn)行了專門優(yōu)化，支持英特爾 Stratix 10、英特爾 Arria 10 和英特爾 Cyclone 10GX 設(shè)備家族上的下一代 FPGA 和片上系統(tǒng)的高級(jí)特性。
2、英特爾 Quartus Prime 標(biāo)準(zhǔn)版–英特爾 Quartus Prime 標(biāo)準(zhǔn)版軟件包含對(duì)早期設(shè)備家族的廣泛支持，包括英特爾 Stratix IV-V、英特爾 Arria II-V-10、英特爾 MAX II-V-10 和英特爾 Cyclone IV-V-10LP 設(shè)備家族。
3、英特爾 Quartus Prime 精簡版 – 英特爾 Quartus Prime 精簡版軟件為大容量設(shè)備系列提供了理想的入口點(diǎn)，可免費(fèi)下載，無需許可文件。

安裝教程

1、下載好的兩個(gè)安裝程序都需要安裝，先執(zhí)行QuartusLiteSetup-19.1.0.670-windows.exe

2、懶人安裝方法：打開之后一路點(diǎn)擊【next】就好了 （安裝程序默認(rèn)裝c盤，可自行選擇D盤或其他盤，不建議按C盤，安裝好大概要占內(nèi)存8G左右）

ps：安裝的路徑不能出現(xiàn)中文及中文字符，或者安裝時(shí)候自行選擇需要的組件。

3、安裝過程有點(diǎn)久，請(qǐng)耐心等候

4、把第一個(gè)Launch USB 的選項(xiàng)給去除，點(diǎn)擊finish

5、選擇第二個(gè)，如圖

6、下面就運(yùn)行安裝ModelSimSetup-19.1.0.670-windows.exe，一步步按步驟安裝即可

7、如果第一個(gè)應(yīng)用安裝時(shí)選擇的默認(rèn)路徑可直接選擇yes
如果第一個(gè)應(yīng)用安裝時(shí)自定義了路徑，兩個(gè)路徑需保持一致，然后點(diǎn)yes。

8、安裝完成，點(diǎn)擊finish退出

9、windows鍵+S搜索Device installer

10、一直next即可

11、程序會(huì)自動(dòng)檢測(cè)到下載的MAX II/V 器件文件，然后一直【next】

12、finish完成，打開程序，可用就好了

功能特點(diǎn)

分層式項(xiàng)目結(jié)構(gòu)的英特爾的Quartus 總理專業(yè)版編譯器生成一個(gè)新的層次的項(xiàng)目結(jié)構(gòu)設(shè)計(jì)的分區(qū)中隔離每個(gè)設(shè)計(jì)實(shí)體的編譯結(jié)果。

英特爾的Quartus 總理專業(yè)版的合成，更嚴(yán)格的語言解析器具有增強(qiáng)的語言支持，更快的算法，和真正的平行合成?，F(xiàn)在包括對(duì)SystemVerilog 2009的支持。

增強(qiáng)的物理綜合優(yōu)化 - 在擬合期間執(zhí)行組合和順序優(yōu)化以改善電路性能。

分層項(xiàng)目結(jié)構(gòu) - 為每個(gè)設(shè)計(jì)實(shí)體保留單獨(dú)的后合成，后置放置和后置放置和路由結(jié)果。允許優(yōu)化而不影響其他分區(qū)放置或路由。

增量Fitter優(yōu)化 - 逐步運(yùn)行和優(yōu)化Fitter階段。每個(gè)Fitter階段都會(huì)生成詳細(xì)的報(bào)告。

更快，更準(zhǔn)確的I / O布局計(jì)劃接口I / O 接口規(guī)劃。

平臺(tái)設(shè)計(jì)親平臺(tái)設(shè)計(jì)專業(yè)基礎(chǔ)上的制度設(shè)計(jì)和定制IP集成能力平臺(tái)設(shè)計(jì)。Platform Designer Pro在系統(tǒng)互連和IP組件之間引入了分層隔離。

支持的一部分的動(dòng)態(tài)部分重新配置英特爾阿里亞 10 FPGA，而FPGA的剩余部分繼續(xù)起作用。

支持基于塊的設(shè)計(jì)流程，允許您在編譯的各個(gè)階段保留和重用設(shè)計(jì)塊。