計(jì)算機(jī)組成與設(shè)計(jì)：硬件/軟件接口(原書(shū)第5版 RISC-V版) 由2017年圖靈獎(jiǎng)得主Patterson和Hennessy共同撰寫(xiě)，是計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域的經(jīng)典書(shū)籍，強(qiáng)調(diào)軟硬件協(xié)同設(shè)計(jì)及其對(duì)性能的影響。本書(shū)采用開(kāi)源的RISC-V指令系統(tǒng)體系結(jié)構(gòu), 講解硬件技術(shù)、匯編語(yǔ)言、算術(shù)運(yùn)算、流水線、存儲(chǔ)層次、I/O以及并行處理器。新內(nèi)容涵蓋平板電腦、云基礎(chǔ)設(shè)施、ARM（移動(dòng)計(jì)算設(shè)備）以及x86（云計(jì)算）體系結(jié)構(gòu)，新實(shí)例包括Intel Core i7、ARM Cortex-A53以及NVIDIA Fermi GPU。

本書(shū)適合計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域的專業(yè)技術(shù)人員參考，也適合高等院校計(jì)算機(jī)相關(guān)專業(yè)的學(xué)生閱讀。

目錄

第1章　計(jì)算機(jī)抽象及相關(guān)技術(shù)
第2章　指令：計(jì)算機(jī)的語(yǔ)言
第3章　計(jì)算機(jī)的算術(shù)運(yùn)算
第4章　處理器
第5章　大而快：層次化存儲(chǔ)
第6章　并行處理器：從客戶端到云