第二節(jié) CPU 的制造工藝

CPU 從誕生至今已經(jīng)走過了20 余年的發(fā)展歷程，C PU 的制造工藝和制造技術(shù)也有了長足的進(jìn)步和發(fā)展。在介紹C PU 的制造過程之前，有必要先單獨地介紹一下C PU 處理器的構(gòu)造。

從外表觀察，C PU 其實就是一塊矩形固狀物體，通過密密麻麻的眾多管腳與主板相連。不過， 此時用戶看到的不過是C PU 的外殼，用專業(yè)術(shù)語講也就是C PU 的封裝。

而在CPU 的內(nèi)部，其核心則是一片大小通常不到1/4 英寸的薄薄的硅晶片(英文名稱為D ie，也就是核心的意思，P Ⅲ C o p p e r m i ne 和Duron 等C PU 中部的突起部分就是Die)?？蓜e小瞧了這塊面積不大的硅片，在它上面密不透風(fēng)地布滿了數(shù)以百萬計的晶體管。這些晶體管的作用就好像是我們大腦上的神經(jīng)元，相互配合協(xié)調(diào)，以此來完成各種復(fù)雜的運(yùn)算和操作。

硅之所以能夠成為生產(chǎn)CPU核心的重要半導(dǎo)體素材，最主要的原因就是其分布的廣泛性且價格便宜。此外，硅還可以形成品質(zhì)極佳的大塊晶體，通過切割得到直徑8 英寸甚至更大而厚度不足1 毫 米的圓形薄片，也就是我們平常講的晶片(也叫晶圓)。一塊這樣的晶片可以切割成許多小片，其中 的每一個小片也就是一塊單獨C PU 的核心。當(dāng)然，在執(zhí)行這樣的切割之前，我們也還有許多處理工 作要做。

Intel 公司當(dāng)年發(fā)布的4004 微處理器不過2300 個晶體管，而目前P Ⅲ銅礦處理器所包含的晶體管 已超過了2000 萬個，集成度提高了上萬倍，而用戶卻不難發(fā)現(xiàn)單個CPU 的核心硅片面積絲毫沒有增 大，甚至越變越小，這是設(shè)計者不斷改進(jìn)制造工藝的結(jié)果。

除了制造材料外，線寬也是CPU 結(jié)構(gòu)中的重要一環(huán)。線寬即是指芯片上的最基本功能單元門電路 的寬度，因為實際上門電路之間連線的寬度同門電路的寬度相同，所以線寬可以描述制造工藝?？s 小線寬意味著晶體管可以做得更小、更密集，可以降低芯片功耗，系統(tǒng)更穩(wěn)定，C PU 得以運(yùn)行在更 高的頻率下，而且可使用更小的晶圓，于是成本也就隨之降低。

隨著線寬的不斷降低，以往芯片內(nèi)部使用的鋁連線的導(dǎo)電性能已逐漸滿足不了要求，未來的處理器將采用導(dǎo)電特性更好的銅連線。AMD 公司在其面向高端的Athlon 系列Thunderbird(雷鳥)處理器 的高頻率版本中已經(jīng)開始采用銅連線技術(shù)。這樣復(fù)雜的構(gòu)造，大家自然也就會更關(guān)心“CPU 究竟是 怎么做出來的呢”　?？陀^地講，最初的C PU 制造工藝比較粗糙，直到晶體管的產(chǎn)生與應(yīng)用。眾所 周知，C PU 中最重要的元件就屬晶體管了。晶體管就像一個開關(guān)，而這兩種最簡單的“開和關(guān)” 的選擇對應(yīng)于電腦而言，也就是我們常常掛在嘴邊的“0 和1 ”。明白了這個道理，就讓我們來看 看C PU 是如何制造的。

一、C P U 的制造

1.切割晶圓

所謂的“切割晶圓”也就是用機(jī)器從單晶硅棒上切割下一片事先確定規(guī)格的硅晶片，并將其劃 分成多個細(xì)小的區(qū)域，每個區(qū)域都將成為一個C PU 的內(nèi)核(D i e)。

2.影?。≒ h o t o l i t h o g r a p hy）

在經(jīng)過熱處理得到的硅氧化物層上面涂敷一種光阻(Photoresist)物質(zhì)，紫外線通過印制著CPU 復(fù) 雜電路結(jié)構(gòu)圖樣的模板照射硅基片，被紫外線照射的地方光阻物質(zhì)溶解。

3.蝕刻(E t c h i n g)

用溶劑將被紫外線照射過的光阻物清除，然后再采用化學(xué)處理方式，把沒有覆蓋光阻物質(zhì)部分 的硅氧化物層蝕刻掉。然后把所有光阻物質(zhì)清除，就得到了有溝槽的硅基片。

4.分層

為加工新的一層電路，再次生長硅氧化物，然后沉積一層多晶硅，涂敷光阻物質(zhì)，重復(fù)影印、 蝕刻過程，得到含多晶硅和硅氧化物的溝槽結(jié)構(gòu)。

5.離子注入(I o n I m p l a n t a t i o n)

通過離子轟擊，使得暴露的硅基片局部摻雜，從而改變這些區(qū)域的導(dǎo)電狀態(tài)，形成門電路。 接下來的步驟就是不斷重復(fù)以上的過程。一個完整的C PU 內(nèi)核包含大約20 層，層間留出窗口， 填充金屬以保持各層間電路的連接。完成最后的測試工作后，切割硅片成單個CPU 核心并進(jìn)行封裝， 一個C PU 便制造出來了。

另外，除了上述制造步驟外，生產(chǎn)C PU 的環(huán)境也十分重要，超潔凈空間是C PU 制造的先決條 件。如果拿微處理器制造工廠中生產(chǎn)芯片的超凈化室與醫(yī)院內(nèi)的手術(shù)室比較的話，相信后者也是 望塵莫及。作為一級的生產(chǎn)芯片超凈化室，其每平方英尺只允許有一?；覊m，而且每間超凈化室 里的空氣平均每分鐘就要徹底更換一次。空氣從天花板壓入，從地板吸出。凈化室內(nèi)部的氣壓稍 高于外部氣壓。這樣，如果凈化室中出現(xiàn)裂縫，那么內(nèi)部的潔凈空氣也會通過裂縫溜走，以此 來防止受污染的空氣流入。 同時，在處理器芯片制造工廠里，I n t el 公司的上千名員工都身穿一 種特殊材料制造的“兔裝”工作服。這種“兔裝”工作服其實也是防塵的手段之一，它是由一 種極其特殊的非棉絨、抗靜電纖維制成，可以避免灰塵、臟物或其他污染源損壞生產(chǎn)過程中的計 算機(jī)芯片。兔裝可以穿著在普通衣服的外面，但必須經(jīng)過含有54 個單獨步驟的嚴(yán)格著裝檢驗程序，而且當(dāng)著裝者每次進(jìn)入和離開超凈化室時都必須重復(fù)這個程序。

二、C P U 的封裝

自從I n t el 公司1971 年設(shè)計制造出4 位微處理器芯片以來，在20 多年里，CPU 從Intel 4004 、

8 0 2 86 、8 0 3 86 、8 0 4 86 發(fā)展到P e n t i um 、P Ⅱ、P Ⅲ、P4，從4 位、8 位、16 位、32 位發(fā)展到 64 位;主頻從MHz 發(fā)展到今天的GHz;CPU 芯片里集成的晶體管數(shù)由2000 多個躍升到千萬以上;半導(dǎo)體制 造技術(shù)的規(guī)模由S SI 、MSI 、LSI 、V L S I(超大規(guī)模集成電路)達(dá)到U L SI 。封裝的輸入/輸出(I /O)引 腳從幾十根，逐漸增加到幾百根，甚至可能達(dá)到2 0 00 根。這一切真是一個翻天覆地的變化。對于CPU，讀者已經(jīng)很熟悉了，2 86 、3 86 、486 、P e n t i um 、P Ⅱ、C e l e r on 、K6 、K 6 -2 、A t h l on …… 相信您可以如數(shù)家珍似地列出一長串。但談到C PU 和其他大規(guī)模集成電路的封裝，知道的人未必很 多。

所謂封裝是指安裝半導(dǎo)體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護(hù)芯片 和增強(qiáng)導(dǎo)熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁——芯片上的接點用導(dǎo)線連接 到封裝外殼的引腳上，這些引腳又通過印刷電路板上的導(dǎo)線與其他器件建立連接。因此，封裝對CPU 和其他LSI(Large Scale Integration)集成電路都起著重要的作用，新一代C PU 的出現(xiàn)常常伴隨著 新的封裝形式的使用。

芯片的封裝技術(shù)已經(jīng)歷了好幾代的變遷，從D IP 、Q FP 、P GA 、B GA 到C SP 再到M CM，技術(shù)指標(biāo)

一代比一代先進(jìn)，包括芯片面積與封裝面積之比越來越接近于1 ，適用頻率越來越高，耐溫性能越 來越好，引腳數(shù)增多，引腳間距減小，重量減小　，可靠性提高，使用更加方便等等。下面將對具體的封裝形式作詳細(xì)說明。

1 .D IP 封裝

20 世紀(jì)70 年代流行的是雙列直插封裝，簡稱DIP(Dual In-line Package)。D IP 封裝結(jié)構(gòu)具有 以下特點:

(1)適合PCB(印刷電路板)的穿孔安裝;

(2)比TO 型封裝易于對PCB 布線;

(3)操作方便。

D IP 封裝結(jié)構(gòu)形式有:多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP(含 玻璃陶瓷封接式，塑料包封結(jié)構(gòu)式，陶瓷低熔玻璃封裝式)等。

衡量一個芯片封裝技術(shù)先進(jìn)與否的重要指標(biāo)是芯片面積與封裝面積之比，這個比值越接近1 越 好。以采用40 根I/O 引腳塑料雙列直插式封裝(P D I P)的CPU 為例，其芯片面積/封裝面積=(3 × 3 )/(1 5 .24 ×5 0 )=1 :86，離1 相差很遠(yuǎn)。不難看出，這種封裝尺寸遠(yuǎn)比芯片大，說明封裝效率 很低，占去了很多有效安裝面積。I n t el 公司早期的C PU，如8 0 86 、8 0 2 86，都采用P D IP 封裝 (塑料雙列直插)。

2.載體封裝

20 世紀(jì)80 年代出現(xiàn)了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC(Leadless Ceramic Chip Carrier)、塑料有引線芯片載體PLCC(Plastic Leaded Chip Carrier)、小尺寸封裝SOP(Small OutlinePackage)、塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package)。

以0 .5 mm 焊區(qū)中心距、208 根I/O 引腳QFP 封裝的CPU 為例，如果外形尺寸為2 8 mm ×2 8 mm，芯

片尺寸為1 0 mm ×1 0 mm，則芯片面積/封裝面積=(10 ×1 0 )/(28 ×28)=1:7.8，由此可見Q FP 封裝比DIP 封裝的尺寸大大減小。Q FP 的特點是:

　　(1)用SMT 表面安裝技術(shù)在PCB 上安裝布線;

　　(2)封裝外形尺寸小，寄生參數(shù)減小，適合高頻應(yīng)用;

　　(3)操作方便;

　　(4)可靠性高。

Intel 公司的8 0 3 86 處理器就采用塑料四邊引出扁平封裝(P Q F P)。

3 .B GA 封裝

20 世紀(jì)90 年代隨著集成技術(shù)的進(jìn)步、設(shè)備的改進(jìn)和深亞微米技術(shù)的使用，LSI 、V L SI 、U L SI

相繼出現(xiàn)，芯片集成度不斷提高，I /O 引腳數(shù)急劇增加，功耗也隨之增大，對集成電路封裝的 要求也更加嚴(yán)格。為滿足發(fā)展的需要，在原有封裝方式的基礎(chǔ)上，又增添了新的方式——球柵 陣列封裝，簡稱B G A (B a l l G r i d A r r a y P a c k a g e)。BGA 一出現(xiàn)便成為C PU 、南北橋等V L SI 芯 片的最佳選擇。其特點有:

　　(1 )I /O 引腳數(shù)雖然增多，但引腳間距遠(yuǎn)大于QFP，從而提高了組裝成品率;

　　(2)雖然它的功耗增加，但BGA 能用可控塌陷芯片法焊接，簡稱C4 焊接，從而可以改善它的電熱

性能;

　　(3)厚度比QFP 減少1/2 以上，重量減輕3 /4 以上;

　　(4)寄生參數(shù)減小，信號傳輸延遲小，使用頻率大大提高;

　　(5)組裝可用共面焊接，可靠性高;

　　(6 )B GA 封裝仍與Q FP 、P GA 一樣，占用基板面積過大。

Intel 公司對集成度很高(單芯片里達(dá)3 00 萬只以上晶體管)、功耗很大的CPU 芯片，如P e n t i um 、 P e n t i u m P ro 、P e n t i u m Ⅱ采用陶瓷針柵陣列封裝(C P G A)和陶瓷球柵陣列封裝(CBGA)，并在外殼上 安裝微型排風(fēng)扇散熱，從而使C PU 能穩(wěn)定可靠地工作。

4.面向未來的封裝技術(shù)

B GA 封裝比Q FP 先進(jìn)，更比P GA 好，但它的芯片面積/封裝面積的比值仍很低。

T e s s e ra 公司在BGA 基礎(chǔ)上做了改進(jìn)，研制出另一種稱為μBGA 的封裝技術(shù)，按0 .5 mm 焊區(qū)中心距，芯片面積/封裝面積的比為1 :4，比B GA 前進(jìn)了一大步。

1994 年9 月，日本三菱電氣研究出一種芯片面積/封裝面積=1:1.1 的封裝結(jié)構(gòu)，其封裝外形尺寸只 比裸芯片大一點點。也就是說，單個IC 芯片有多大，封裝尺寸就有多大，從而誕生了一種新的封裝 形式，命名為芯片尺寸封裝，簡稱CSP(Chip Size Package 或Chip Scale Package)。CSP 封裝具有以 下特點:

　　(1)滿足了LSI 芯片引出腳不斷增加的需要;

　　(2)解決了IC 裸芯片不能進(jìn)行交流參數(shù)測試和老化篩選的問題;

　　(3)封裝面積縮小到BGA 的1 /4 甚至1 /10，延遲時間大大縮小。

曾有人想，當(dāng)單芯片一時還達(dá)不到多種芯片的集成度時，能否將高集成度、高性能、高可靠 的CSP 芯片(用LSI 或IC)和專用集成電路芯片(ASIC)在高密度多層互聯(lián)基板上用表面安裝技術(shù)(SMT)組 裝成為多種多樣電子組件、子系統(tǒng)或系統(tǒng)。由這種想法產(chǎn)生出多芯片組件MCM(Multi Chip Model)。

它將對現(xiàn)代化的計算機(jī)、自動化、通訊業(yè)等領(lǐng)域產(chǎn)生重大影響。M CM 的特點有:

　　(1)封裝延遲時間縮小，易于實現(xiàn)組件高速化;

　　(2)縮小整機(jī)/組件封裝尺寸和重量，一般體積減小1 /4，重量減輕1 /3;

　　(3)可靠性大大提高。

隨著LSI 設(shè)計技術(shù)和工藝的進(jìn)步及深亞微米技術(shù)和微細(xì)化縮小芯片尺寸等技術(shù)的使用，人們產(chǎn)生 了將多個LSI 芯片組裝在一個精密多層布線的外殼內(nèi)形成MCM 產(chǎn)品的想法。進(jìn)一步又產(chǎn)生另一種想法: 把多種芯片的電路集成在一個大圓片上，從而又導(dǎo)致了封裝由單個小芯片級轉(zhuǎn)向硅圓片級(w a f erlevel)封裝的變革，由此引出系統(tǒng)級芯片S O C (S y s t e m O n C h i p)和電腦級芯片P C O C (P C O n C h i p)。

相信隨著CPU 和其他ULSI 電路的不斷進(jìn)步，集成電路的封裝形式也將有相應(yīng)的發(fā)展，而封裝形式的進(jìn)步又將反過來促成芯片技術(shù)向前發(fā)展。

最新評論