二、技術(shù)解析：三代銳龍的花式神奇

有關(guān)Zen 2架構(gòu)的特性、三代銳龍?zhí)幚砥鞯男阅?、X570主板和AM4平臺(tái)的規(guī)格，之前我們已經(jīng)做過(guò)全面、深入的解讀，這里就不再過(guò)度贅述，僅總結(jié)一下其中最值得關(guān)注的亮點(diǎn)，也是為了展示新平臺(tái)的提升之巨大。

Zen 2架構(gòu)是Zen的第三個(gè)進(jìn)化版本，也是第一個(gè)大改版，其整體設(shè)計(jì)目標(biāo)有三：

一是追求更極致的性能，而且任何一個(gè)計(jì)算節(jié)點(diǎn)都要有更充裕的帶寬；二是結(jié)合最領(lǐng)先的制造工藝(7nm)，在集成度、能效方面實(shí)現(xiàn)飛躍；三是靈活的擴(kuò)展性，可以在既有AM4封裝下無(wú)縫實(shí)現(xiàn)更多核心、更多I/O，并滿足各個(gè)領(lǐng)域的需求。

從最終的規(guī)格和性能表現(xiàn)看，Zen 2完美達(dá)成了預(yù)期水平，甚至可以說(shuō)超額完成了任務(wù)：IPC架構(gòu)性能提升達(dá)到了約15％，在任何應(yīng)用上都有顯著進(jìn)步；緩存容量直接翻番，作為最大軟肋的內(nèi)存延遲和游戲性能得到了極大的改觀；浮點(diǎn)性能直接翻倍，對(duì)于創(chuàng)作性應(yīng)用來(lái)說(shuō)舊貌換新顏。

Zen 2架構(gòu)整體設(shè)計(jì)圖和提升概覽：可以說(shuō)，在之前Zen+優(yōu)化完善增強(qiáng)的基礎(chǔ)之上，Zen 2將整個(gè)架構(gòu)的每一個(gè)模塊、每一處細(xì)節(jié)都進(jìn)行了精心的打磨，整體煥然一新。前端、預(yù)取、解碼、浮點(diǎn)單元、整數(shù)執(zhí)行、載入存儲(chǔ)、緩存、安全，Zen 2沒(méi)有放過(guò)任何一個(gè)角落。

于是，我們看到了全新的TAGE分支預(yù)測(cè)器、重塑的一致性緩存體系、翻番的三級(jí)緩存、4K指令微操作緩存、全面擴(kuò)大的整數(shù)單元、翻了一番的浮點(diǎn)單元、更高帶寬更低延遲的載入存儲(chǔ)、更快的安全虛擬化、硬件增強(qiáng)的安全防御、新的緩存與安全指令、強(qiáng)化的Infinity Fabric總線……等等等等。

最值得重點(diǎn)說(shuō)道的地方有四個(gè)地方，一是預(yù)取部分，這里是一個(gè)架構(gòu)執(zhí)行效率和性能高低的關(guān)鍵所在。

三代銳龍采用了chiplet多個(gè)小芯片組合的設(shè)計(jì)方式，而為了協(xié)調(diào)分散的不同模塊，不但彼此之前有加強(qiáng)版的Infinity Fabric總線(高帶寬低延遲)、翻番的三級(jí)緩存(高命中率)，還特別強(qiáng)化了分支預(yù)測(cè)，尤其是增加了新的TAGE分支預(yù)測(cè)器，同時(shí)加大了BTB(分支目標(biāo)緩沖器)容量，加大了1K ITA(間接目標(biāo)陣列)，優(yōu)化了32KB一級(jí)緩存，，從而將預(yù)測(cè)錯(cuò)誤率降低了大約30％，使得處理器可以花更少的時(shí)間完成前端分派工作，提高效率的同時(shí)也能節(jié)省功耗。

浮點(diǎn)單元的變化也非常大，吞吐量和性能直接翻了一番，關(guān)鍵就在于浮點(diǎn)和載入存儲(chǔ)帶寬從128bit翻倍到256bit，支持AVX2指令集，單個(gè)周期就可以一次性完成256bit指令，不必再像以前那樣拆分成兩個(gè)128bit指令再耗費(fèi)兩個(gè)周期分別執(zhí)行。

很多人說(shuō)Zen 2不支持AVX-512，但是一方面512bit指令非常稀少，除了部分專業(yè)領(lǐng)域日常應(yīng)用中是基本沒(méi)有的，而且執(zhí)行512bit指令非常耗電，打開(kāi)之后功耗至少增加20％——不信的話試試用i9-9900K跑幾分鐘AVX-512滿載拷機(jī)，不尿崩回來(lái)找我。

當(dāng)然，并不是說(shuō)AVX-512毫無(wú)用處，只是需要分場(chǎng)合、分情況，目前消費(fèi)級(jí)處理器支持它的使用價(jià)值還太低，架構(gòu)設(shè)計(jì)的時(shí)候必須有所取舍，或許隨著形勢(shì)的變化，未來(lái)的Zen架構(gòu)也會(huì)加入它。

Zen 2的緩存架構(gòu)也有極大調(diào)整，支持各級(jí)緩存一致性，可以大大降低有效延遲，并加入了新的緩存指令。

一級(jí)指令緩存從4-way 64KB調(diào)整為8-way 32KB，和一級(jí)數(shù)據(jù)緩存保持一致，關(guān)聯(lián)性更強(qiáng)，預(yù)取和利用率都得到改進(jìn)。

二級(jí)緩存保持每核心8-way 512KB不變，三級(jí)緩存則翻番到了每核心對(duì)應(yīng)4MB(16核心就是64MB)，可以很好地提升命中率和游戲性能。

對(duì)于多芯片設(shè)計(jì)，最關(guān)鍵的因素就是能不能保證不同模塊之間足夠高的帶寬和足夠低的延遲，AMD為此設(shè)計(jì)了Infinity Fabric總線(可以視為當(dāng)年赫赫有名的HyperTransport總線的超級(jí)進(jìn)化版)，是如今和未來(lái)AMD CPU、GPU、APU的根基。

三代銳龍上，Infinity Fabric總線也進(jìn)化到了第二代，在擴(kuò)展性、延遲、能效各個(gè)方面都有顯著提升。

其中擴(kuò)展性上，特別針對(duì)消費(fèi)級(jí)客戶端應(yīng)用做了優(yōu)化調(diào)整(之前更多還是數(shù)據(jù)中心上)，并且總線寬度從256-bit翻番到512-bit，從而更好地支持PCIe 4.0，能效上則將單位功耗降低了多達(dá)27％。

延遲更是多芯片互連的致命所在，一旦處理不好會(huì)導(dǎo)致整體效率的低下，包括核心、緩存、內(nèi)存等各個(gè)模塊都必須保持最高效率和最低延遲。IF總線如今解綁了Fclk時(shí)鐘頻率、Uclk非核心頻率，可讓內(nèi)存運(yùn)行在更高頻率，同時(shí)降低了突發(fā)負(fù)載下的內(nèi)存延遲，加速了緩存與緩存之間的傳輸。

說(shuō)到內(nèi)存，Zen架構(gòu)的內(nèi)存延遲一直是個(gè)痛點(diǎn)，但也在不斷改進(jìn)，Zen 2架構(gòu)更是在內(nèi)存頻率和延遲之間設(shè)置了巧妙的平衡，根據(jù)實(shí)際需要可以有多種選擇。

三代銳龍官方支持的標(biāo)準(zhǔn)內(nèi)存頻率為DDR4-3200(前兩代分別為DDR4-2667/2933)，但可以輕松超到DDR4-4200乃至更高，極限情況下甚至做到過(guò)DDR4-5133。

但內(nèi)存頻率并非絕對(duì)的越高越好。三代銳龍的IF總線頻率與內(nèi)存頻率有兩種比例，DDR4-3733及更低頻率的時(shí)候，二者是1:1，繼續(xù)提高內(nèi)存頻率，就變成了1:2，IF總線頻率反而會(huì)降低，所以延遲會(huì)反彈增加。

DDR4-3733的時(shí)候，內(nèi)存延遲是最低的只有67ns，提高到DDR4-3866的時(shí)候延遲會(huì)增加到80ns，之后緩慢降低，但就算到了DDR4-4400延遲依然有75ns，甚至高于DDR4-3200。

AMD推薦三代銳龍搭配的最佳內(nèi)存頻率是DDR4-3600(CL16)，這時(shí)候綜合性能、價(jià)格是最為平衡的。除非你需要對(duì)內(nèi)存頻率特別敏感的地方，否則不建議超太高。

說(shuō)到頻率，還有銳龍?zhí)幚砥鞅旧淼念l率。受制于架構(gòu)和工藝屬性，第一代銳龍的頻率不算高，自動(dòng)超頻加速最多也不過(guò)4.1GHz，二代則來(lái)到了4.35GHz，最新的三代憑借架構(gòu)和工藝的雙重改進(jìn)最高可以跑到4.6GHz。

相比于競(jìng)品，這似乎仍然還不是足夠高，很多人可是期待5GHz的，但是一方面，Zen 2架構(gòu)和7nm工藝也都有自己的限制，不可能隨拔高頻率，否則功耗就吃不消(7nm也還不是專門(mén)針對(duì)高性能計(jì)算的工藝)，另一方面即便是現(xiàn)在的頻率，也足夠?qū)κ趾纫粔亓?，尤其是游戲性能?/p>

架構(gòu)說(shuō)完了，來(lái)看看產(chǎn)品層面。如前所述，三代銳龍(和數(shù)據(jù)中心上的二代霄龍)采用了chiplet小芯片設(shè)計(jì)理念，模塊化組合不同單元實(shí)現(xiàn)不同規(guī)格，但比當(dāng)年的“膠水封裝”高明和復(fù)雜多了，不只是簡(jiǎn)單地疊加芯片，而是要把不同工藝、架構(gòu)、功能的模塊按需搭配在一起，還得有利于整體性能發(fā)揮。

為什么要這么麻煩而不是單獨(dú)設(shè)計(jì)一個(gè)芯片？根本原因就是——錢(qián)！

隨著半導(dǎo)體公司的急劇復(fù)雜化，不但設(shè)計(jì)和量產(chǎn)一種新的制造工藝成本急劇增加，新的處理器也是如此，有說(shuō)法稱在7nm工藝上設(shè)計(jì)一款芯片的費(fèi)用超過(guò)3億美元。

即便不差錢(qián)真的設(shè)計(jì)出來(lái)，也要面臨制造成本、良品率的問(wèn)題，因?yàn)樵酱?、越?fù)雜的芯片越容易有大量缺陷而無(wú)法正常使用。

chiplet小芯片設(shè)計(jì)就可以分擔(dān)風(fēng)險(xiǎn)，大大降低成本并提高良品率，而且還有更多好處：一是每一個(gè)芯片模塊可以使用最適合自己的工藝，比如Zen 2 CPU部分使用最好的7nm工藝，盡可能提升性能，I/O輸入輸出部分則使用足夠好的12nm(霄龍里還是14nm)，優(yōu)化電路并控制成本。

二是將I/O部分單獨(dú)拿出來(lái)之后，再結(jié)合新的高速低延遲IF總線，可以確保所有核心、緩存通信的一致性，肯定要比全部原生集成要差一些，但是仍然可以有足夠好的性能，而且綜合設(shè)計(jì)、制造各方面的因素，這無(wú)疑是最佳選擇。

三代銳龍?zhí)幚砥鲀?nèi)部有兩顆(銳龍7 3700X及之下)或三顆(銳龍7 3800X及之上)芯片，其中一顆是I/O Die，基本相當(dāng)于曾經(jīng)的北橋芯片，集成內(nèi)存控制器、IO Hub控制器(包括PCIe/USB/時(shí)鐘發(fā)生器/安全等等)，另外一顆或兩顆是CPU Die，每一顆里邊有兩個(gè)CCX模塊，各有4個(gè)物理核心和16MB三級(jí)緩存，合計(jì)每顆就是8個(gè)物理核心和32MB三級(jí)緩存。

同時(shí)，I/O Die以及每個(gè)CPU Die里都有IF總線端口實(shí)現(xiàn)高速互通，但注意兩個(gè)CPU Die之間是沒(méi)有直接聯(lián)系的，比如經(jīng)過(guò)IF總線和I/O Die來(lái)交流，這樣的好處是CPU Die可以根據(jù)需要添加或減少，比如霄龍上就有多達(dá)八個(gè)，從而做到64核心，下一代線程撕裂者應(yīng)該會(huì)有最多四個(gè)也就是32核心。

三代銳龍chiplet設(shè)計(jì)的詳細(xì)架構(gòu)圖和電路走線圖，尤其后者可以清晰地看到I/O Die與CPU Die之間的各種通道，而兩個(gè)CPU Die之間并無(wú)直接關(guān)聯(lián)。

得益于新工藝、新架構(gòu)和chiplet設(shè)計(jì)，三代銳龍的每個(gè)CPU Die面積只有74平方毫米，制造起來(lái)易如反掌，同時(shí)里邊的每個(gè)CCX模塊面積僅31.3平方毫米，比二代銳龍縮小了足足47％，從而可以更輕松地做到更多核心。

AMD還宣稱，Zen架構(gòu)的多核擴(kuò)展性極佳，性能幾乎是隨著核心數(shù)量的增加而線性提升，比如從6核心到12核心，性能就增加了98％！

由于Zen系列架構(gòu)的設(shè)計(jì)和以往截然不同，除了硬件本身的優(yōu)化，也非常需要操作系統(tǒng)、軟件程序的支持和優(yōu)化。

AMD也在持續(xù)與微軟合作，最新發(fā)布的Windows 10 v1903五月更新版就有兩項(xiàng)針對(duì)銳龍的重要功能，可有效提升性能。

一是拓?fù)涓兄?/strong>，它會(huì)指示W(wǎng)indows 10進(jìn)程計(jì)劃程序優(yōu)先在單個(gè)CCX(四核心)內(nèi)生成和分配線程，直到用完這部分之后才會(huì)將線程遷移到第二個(gè)或者第三個(gè)CCX，這將有利于大部分游戲性能的提升。