計算機組成與設計:硬件、軟件接口(原書第4版) 內(nèi)容簡介：

涵蓋從串行計算到并行計算的革命性變革，新增了關于并行化的一章，并且每章中還有一些強調(diào)并行硬件和軟件主題的小節(jié)。新增一個由NVIDIA的首席科學家和架構主管撰寫的附錄，介紹了現(xiàn)代GPU的出現(xiàn)和重要性，首次詳細描述了這個針對可視計算進行了優(yōu)化的高度并行化、多線程、多核的處理器。描述一種度量多核性能的獨特方法——Roofline模型，自帶AMDOpteronX4、IntelXeon5000、SunUltraSPARCT2和IBM Cell的基準測試和分析。涵蓋一些關于閃存和虛擬機的新內(nèi)容。提供了大量富有啟發(fā)性的練習題。將AMDOpteronX4和Inter Nehalem作為貫穿《計算機組成與設計:硬件、軟件接口(原書第4版)》的實例。用SPECCPU2006組件更新了所有處理器性能實例。

這本最暢銷的計算機組成書籍經(jīng)過全面更新，關注現(xiàn)今發(fā)生在計算機體系結構領域的革命性變革二從單處理器發(fā)展到多核微處理器，從串行發(fā)展到并行。與前幾版一樣，《計算機組成與設計:硬件、軟件接口(原書第4版)》采用了MIPS處理器來展示計算機硬件技術、匯編語言、計算機算術、流水線、存儲器層次結構以及I／O等基本功能。此外，奉書還包括一些關于ARM和x86體系結構的介紹。           
     

作者簡介

作者：(美國)帕特森 (David A.Patterson) (美國)亨尼斯 (John L.Hennessy) 譯者：康繼昌 樊曉椏 安建峰 等

David A.Patterson，加州大學伯克利分校計算機科學系教授，美國國家工程研究院院士，IEEE和ACM會士，曾因成功的啟發(fā)式教育方法被IEEE授予James H.Muiiigan.Jr教育獎章。他因為對RISC技術的貢獻而榮獲1995年IEEE技術成就獎，而在RAID技術方面的成就為他贏得了1999年IEEE。Reynold Johnson信息存儲獎。2000年他和John L.Hennessy分享了Johnvon Neumann獎。

John L.Hennessy斯坦福大學接長。IEEE和ACM會士，美國國家工程研究院院士及美國科學藝術研究院院士。Hennessy教授因為在RISC技術方面做出了突出貢獻而榮獲2001年的Eckert-Mauchly獎章，他也是2001年Seymour Cray計算機工程獎得主，并且和David A.Pafferson分享了2000年Johnvon Neumann獎。     

計算機組成與設計:硬件、軟件接口(原書第4版) 目錄：

出版者的話
譯者序
前言
第1章 計算機概要與技術
1.1 引言
1.1.1 計算應用的分類及其特性
1.1.2 你能從本書學到什么
1.2 程序概念入門
1.3 硬件概念入門
1.3.1 剖析鼠標
1.3.2 顯示器
1.3.3 打開機箱
1.3.4 數(shù)據(jù)安全
1.3.5 與其他計算機通信
1.3.6 處理器和存儲器制造技術
1.4 性能
1.4.1 性能的定義
1.4.2 性能的測量
1.4.3 CPU性能及其因素
1.4.4 指令的性能
1.4.5 經(jīng)典的CPU性能公式
1.5 功耗墻
1.6 滄海巨變：從單處理器向多處理器轉(zhuǎn)變
1.7 實例：制造以及AMD Opteron X4基準
1.7.1 SPEC CPU基準測試程序
1.7.2 SPEC功耗基準測試程序
1.8 謬誤與陷阱
1.9 本章小結
1.10 拓展閱讀
1.11 練習題

第2章 指令：計算機的語言
2.1 引言
2.2 計算機硬件的操作
2.3 計算機硬件的操作數(shù)
2.3.1 存儲器操作數(shù)
2.3.2 常數(shù)或立即數(shù)操作數(shù)
2.4 有符號和無符號數(shù)
2.5 計算機中指令的表示
2.6 邏輯操作
2.7 決策指令
2.7.1 循環(huán)
2.7.2 case/switch語句
2.8 計算機硬件對過程的支持
2.8.1 使用更多的寄存器
2.8.2 嵌套過程
2.8.3 在棧中為新數(shù)據(jù)分配空間
2.8.4 在堆中為新數(shù)據(jù)分配空間
2.9 人機交互
2.10 MIPS中32位立即數(shù)和地址的尋址
2.10.1 32位立即數(shù)
2.10.2 分支和跳轉(zhuǎn)中的尋址
2.10.3 MIPS尋址模式總結
2.10.4 機器語言解碼
2.11 并行與指令：同步
2.12 翻譯并執(zhí)行程序
2.12.1 編譯器
2.12.2 匯編器
2.12.3 鏈接器
2.12.4 加載器
2.12.5 動態(tài)鏈接庫
2.12.6 啟動一個Java程序
2.13 以一個C排序程序為例
2.13.1 swap過程
2.13.2 sort過程
2.14 數(shù)組與指針
2.14.1 用數(shù)組實現(xiàn)clear
2.14.2 用指針實現(xiàn)clear
2.14.3 比較兩個版本的clear
2.15 高級內(nèi)容：編譯C語言和解釋Java語言
2.16 實例：ARM指令集
2.16.1 尋址模式
2.16.2 比較和條件分支
2.16.3 ARM的特色
2.17 實例：x86指令集
2.17.1 Intel x86的改進
2.17.2 x86寄存器和數(shù)據(jù)尋址模式
2.17.3 x86整數(shù)操作
2.17.4 x86指令編碼
2.17.5 x86總結
2.18 謬誤與陷阱
2.19 本章小結
2.20 拓展閱讀
2.21 練習題

第3章 計算機的算術運算
3.1 引言
3.2 加法和減法
3.2.1 多媒體算術運算
3.2.2 小結
3.3 乘法
3.3.1 順序的乘法算法和硬件
3.3.2 有符號乘法
3.3.3 更快速的乘法
3.3.4 MIPS中的乘法
3.3.5 小結
3.4 除法
3.4.1 除法算法及其硬件結構
3.4.2 有符號除法
3.4.3 更快速的除法
3.4.4 MIPS中的除法
3.4.5 小結
3.5 浮點運算
3.5.1 浮點表示
3.5.2 浮點加法
3.5.3 浮點乘法
3.5.4 MIPS中的浮點指令
3.5.5 算術精確性
3.5.6 小結
3.6 并行性和計算機算術：結合律
3.7 實例：x86的浮點
3.7.1 x86浮點體系結構
3.7.2 Intel SIMD流擴展2（SSE2）浮點體系結構
3.8 謬誤與陷阱
3.9 本章小結
3.10 拓展閱讀
3.11 練習題

第4章 處理器
4.1 引言
4.1.1 一個基本的MIPS實現(xiàn)
4.1.2 實現(xiàn)方式概述
4.2 邏輯設計慣例
4.3 建立數(shù)據(jù)通路
4.4 一個簡單的實現(xiàn)機制
4.4.1 ALU控制
4.4.2 主控制單元的設計
4.4.3 數(shù)據(jù)通路的操作
4.4.4 控制的結束
4.4.5 為什么不使用單周期實現(xiàn)方式
4.5 流水線概述
4.5.1 面向流水線的指令集設計
4.5.2 流水線冒險
4.5.3 對流水線概述的小結
4.6 流水線數(shù)據(jù)通路及其控制
4.6.1 圖形化表示的流水線
4.6.2 流水線控制
4.7 數(shù)據(jù)冒險：轉(zhuǎn)發(fā)與阻塞
4.8 控制冒險
4.8.1 假定分支不發(fā)生
4.8.2 縮短分支的延遲
4.8.3 動態(tài)分支預測
4.8.4 流水線小結
4.9 異常
4.9.1 異常在MIPS體系結構中的處理
4.9.2 在流水線實現(xiàn)中的異常
4.10 并行和高級指令級并行
4.10.1 推測的概念
4.10.2 靜態(tài)多發(fā)射處理器
4.10.3 動態(tài)多發(fā)射處理器
4.11 實例：AMD Opteron X4（Barcelona）流水線
4.12 高級主題：通過硬件設計語言描述和建模流水線來介紹數(shù)字設計以及更多流水線示例
4.13 謬誤與陷阱
4.14 本章小結
4.15 拓展閱讀
4.16 練習題

第5章 大容量和高速度：開發(fā)存儲器層次結構
5.1 引言
5.2 cache的基本原理
5.2.1 cache訪問
5.2.2 cache缺失處理
5.2.3 寫操作處理
5.2.4 一個cache的例子:內(nèi)置FastMATH處理器
5.2.5 設計支持cache的存儲系統(tǒng)
5.2.6 小結
5.3 cache性能的評估和改進
5.3.1 通過更靈活地放置塊來減少cache缺失
5.3.2 在cache中查找一個塊
5.3.3 替換塊的選擇
5.3.4 使用多級cache結構減少缺失代價
5.3.5 小結
5.4 虛擬存儲器
5.4.1 頁的存放和查找
5.4.2 缺頁
5.4.3 關于寫
5.4.4 加快地址轉(zhuǎn)換：TLB
5.4.5 集成虛擬存儲器、TLB和cache
5.4.6 虛擬存儲器中的保護
5.4.7 處理TLB缺失和缺頁
5.4.8 小結
5.5 存儲器層次結構的一般架構
5.5.1 問題1：一個塊可以被放在何處
5.5.2 問題2：如何找到一個塊
5.5.3 問題3：當cache缺失時替換哪一塊
5.5.4 問題4：寫操作如何處理
5.5.5 3C：一種理解存儲器層次結構行為的直觀模型
5.6 虛擬機
5.6.1 虛擬機監(jiān)視器的必備條件
5.6.2 指令集系統(tǒng)結構（缺乏）對虛擬機的支持
5.6.3 保護和指令集系統(tǒng)結構
5.7 使用有限狀態(tài)機來控制簡單的cache
5.7.1 一個簡單的cache
5.7.2 有限狀態(tài)機
5.7.3 一個簡單的cache控制器的有限狀態(tài)機
5.8 并行與存儲器層次結構：cache一致性
5.8.1 實現(xiàn)一致性的基本方案
5.8.2 監(jiān)聽協(xié)議
5.9 高級內(nèi)容：實現(xiàn)cache控制器
5.10 實例：AMD Opteron X4（Barcelona）和Intel Nehalem的存儲器層次結構
5.10.1 Nehalem和Opteron的存儲器層次結構
5.10.2 減少缺失代價的技術
5.11 謬誤和陷阱
5.12 本章小結
5.13 拓展閱讀
5.14 練習題

第6章 存儲器和其他I/O主題
6.1 引言
6.2 可信度、可靠性和可用性
6.3 磁盤存儲器
6.4 快閃式存儲器
6.5 連接處理器、內(nèi)存以及I/O設備
6.5.1 互聯(lián)基礎
6.5.2 x86處理器的I/O互聯(lián)
6.6 為處理器、內(nèi)存和操作系統(tǒng)提供I/O設備接口
6.6.1 給I/O設備發(fā)送指令
6.6.2 與處理器通信
6.6.3 中斷優(yōu)先級
6.6.4 在設備與內(nèi)存之間傳輸數(shù)據(jù)
6.6.5 直接存儲器訪問和內(nèi)存系統(tǒng)
6.7 I/O性能度量：磁盤和文件系統(tǒng)的例子
6.7.1 事務處理I/O基準程序
6.7.2 文件系統(tǒng)和Web I/O的基準程序
6.8 設計I/O系統(tǒng)
6.9 并行性與I/O：廉價磁盤冗余陣列
6.9.1 無冗余（RAID 0）
6.9.2 鏡像（RAID 1）
6.9.3 錯誤檢測和糾錯碼（RAID 2）
6.9.4 位交叉奇偶校驗（RAID 3）
6.9.5 塊交叉奇偶校驗（RAID 4）
6.9.6 分布式塊交叉奇偶校驗（RAID 5）
6.9.7 P+Q冗余（RAID 6）
6.9.8 RAID小結
6.10 實例：Sun Fire x4150服務器
6.11 高級主題：網(wǎng)絡
6.12 謬誤與陷阱
6.13 本章小結
6.14 拓展閱讀
6.15 練習題

第7章 多核、多處理器和集群
7.1 引言
7.2 創(chuàng)建并行處理程序的難點
7.3 共享存儲多處理器
7.4 集群和其他消息傳遞多處理器
7.5 硬件多線程
7.6 SISD、MIMD、SIMD、SPMD和向量機
7.6.1 在x86中的SIMD：多媒體擴展
7.6.2 向量機
7.6.3 向量與標量的對比
7.6.4 向量與多媒體擴展的對比
7.7 圖形處理單元簡介
7.7.1 NVIDIA GPU體系結構簡介
7.7.2 深入理解GPU
7.8 多處理器網(wǎng)絡拓撲簡介
7.9 多處理器基準測試程序
7.10 Roofline：一個簡單的性能模型
7.10.1 Roofline模型
7.10.2 兩代Opteron的比較
7.11 實例：使用屋頂線模型評估四種多核處理器
7.11.1 4個多核系統(tǒng)
7.11.2 稀疏矩陣
7.11.3 結構化網(wǎng)格
7.11.4 生產(chǎn)率
7.12 謬誤與陷阱
7.13 本章小結
7.14 拓展閱讀
7.15 練習題

附錄A 圖形和計算GPU
A.1 引言
A.1.1 GPU發(fā)展簡史
A.1.2 異構系統(tǒng)
A.1.3 GPU發(fā)展成了可擴展的并行處理器
A.1.4 為什么使用CUDA和GPU計算
A.1.5 GPU統(tǒng)一了圖形和計算
A.1.6 GPU可視化計算的應用
A.2 GPU系統(tǒng)架構
A.2.1 異構CPU-GPU系統(tǒng)架構
A.2.2 GPU接口和驅(qū)動
A.2.3 圖形邏輯流水線
A.2.4 將圖形流水線映射到統(tǒng)一的GPU處理器
A.2.5 基本的統(tǒng)一GPU結構
A.3 可編程GPU
A.3.1 為實時圖形編程
A.3.2 邏輯圖形流水線
A.3.3 圖形渲染程序
A.3.4 像素渲染示例
A.3.5 并行計算應用編程
A.3.6 使用CUDA進行可擴展并行編程
A.3.7 一些限制
A.3.8 體系結構隱含的問題
A.4 多線程的多處理器架構
A.4.1 大規(guī)模多線程
A.4.2 多處理器體系結構
A.4.3 單指令多線程（SIMT）
A.4.4 SIMT warp執(zhí)行和分支
A.4.5 管理線程和線程塊
A.4.6 線程指令
A.4.7 指令集架構（ISA）
A.4.8 流處理器（SP）
A.4.9 特殊功能單元（SFU）
A.4.10 與其他多處理器的比較
A.4.11 多線程多處理器總結
A.5 并行存儲系統(tǒng)
A.5.1 DRAM的考慮
A.5.2 cache
A.5.3 MMU
A.5.4 存儲器空間
A.5.5 全局存儲器
A.5.6 共享存儲器
A.5.7 局部存儲器
A.5.8 常量存儲器
A.5.9 紋理存儲器
A.5.10 表面
A.5.11 load/store訪問
A.5.12 ROP
A.6 浮點算術
A.6.1 支持的格式
A.6.2 基本算術
A.6.3 專用算術
A.6.4 性能
A.6.5 雙精度
A.7 資料：NVIDIA GeForce 8800
A.7.1 流處理器陣列（SPA）
A.7.2 紋理/處理器簇（TPC）
A.7.3 流多處理器（SM）
A.7.4 指令集
A.7.5 流處理器（SP）
A.7.6 特殊功能單元（SFU）
A.7.7 光柵化
A.7.8 光柵操作處理器（ROP）和存儲系統(tǒng)
A.7.9 可擴展性
A.7.10 性能
A.7.11 密集線性代數(shù)性能
A.7.12 FFT性能
A.7.13 排序性能
A.8 資料：將應用映射到GPU
A.8.1 稀疏矩陣
A.8.2 在共享存儲器中進行緩存
A.8.3 掃描和歸約
A.8.4 基數(shù)排序
A.8.5 GPU上的N-Body應用
A.9 謬誤與陷阱
A.10 小結
A.11 拓展閱讀

附錄B 匯編器、鏈接器和SPIM仿真器
B.1 引言
B.1.1 什么時候使用匯編語言
B.1.2 匯編語言的缺點
B.2 匯編器
B.2.1 目標文件的格式
B.2.2 附加工具
B.3 鏈接器
B.4 加載
B.5 內(nèi)存的使用
B.6 過程調(diào)用規(guī)范
B.6.1 過程調(diào)用
B.6.2 過程調(diào)用舉例
B.6.3 另外一個過程調(diào)用的例子
B.7 異常和中斷
B.8 輸入和輸出
B.9 SPIM
B.10 MIPS R2000匯編語言
B.10.1 尋址方式
B.10.2 匯編語法
B.10.3 MIPS指令編碼
B.10.4 指令格式
B.10.5 常數(shù)操作指令
B.10.6 比較指令
B.10.7 分支指令
B.10.8 跳轉(zhuǎn)指令
B.10.9 陷阱指令
B.10.10 取數(shù)指令
B.10.11 保存指令
B.10.12 數(shù)據(jù)傳送指令
B.10.13 浮點運算指令
B.10.14 異常和中斷指令
B.11 小結
B.12 參考文獻
B.13 練習題