中文名: 計(jì)算機(jī)組成與體系結(jié)構(gòu):性能設(shè)計(jì)(原書第8版)原名: Computer Organization and Architecture: Designing for Performance (8th Edition)
作者: (美)William Stallings譯者: 彭蔓蔓 吳強(qiáng) 任小西圖書
分類: 軟件
資源格式: PDF
版本: 掃描版
出版社: 機(jī)械工業(yè)出版社
書號: 9787111328780
發(fā)行時(shí)間: 2011年6月
地區(qū): 大陸
語言: 簡體中文
簡介:
內(nèi)容簡介
　　《計(jì)算機(jī)組成與體系結(jié)構(gòu):性能設(shè)計(jì)(原書第8版)》以intel x86和arm兩個(gè)處理器系列為例，結(jié)合當(dāng)代計(jì)算機(jī)系統(tǒng)性能設(shè)計(jì)問題，介紹了計(jì)算機(jī)體系結(jié)構(gòu)的主流技術(shù)和最新技術(shù)。本書共18章，分5個(gè)部分，第一部分（第1~2章）概述計(jì)算機(jī)組成與體系結(jié)構(gòu)，并討論計(jì)算機(jī)的演變和性能；第二部分（第3~8章）討論計(jì)算機(jī)的主要部件及其互連；第三部分（第9~14章）討論處理器的內(nèi)部結(jié)構(gòu)和組織；第四部分（第15~16章）討論處理器中控制器的內(nèi)部結(jié)構(gòu)和微程序設(shè)計(jì)的使用；第五部分（第17~18章）討論并行組織，包括對稱多處理器、集群系統(tǒng)和多核體系結(jié)構(gòu)。
　　《計(jì)算機(jī)組成與體系結(jié)構(gòu):性能設(shè)計(jì)(原書第8版)》可作為高等院校計(jì)算機(jī)及相關(guān)專業(yè)的計(jì)算機(jī)體系結(jié)構(gòu)課程教材或教學(xué)參考書，同時(shí)也可以作為從事計(jì)算機(jī)研究與開發(fā)的技術(shù)人員的參考書。
作者簡介
William Stallings，擁有美國麻省理工學(xué)院計(jì)算機(jī)科學(xué)博士學(xué)位，現(xiàn)任教于澳大利亞新南威爾士大學(xué)國防學(xué)院(堪培拉)信息技術(shù)與電子工程系。他是世界知名計(jì)算機(jī)學(xué)者和暢銷教材作者，已經(jīng)撰寫了17部著作，出版了40多本書籍，內(nèi)容涉及計(jì)算機(jī)安全、計(jì)算機(jī)網(wǎng)絡(luò)和計(jì)算機(jī)體系結(jié)構(gòu)等方面，堪稱計(jì)算機(jī)界的全才。他曾九次榮獲美國“教材和學(xué)術(shù)專著作者協(xié)會(huì)”頒發(fā)的“年度最佳計(jì)算機(jī)科學(xué)教材”獎(jiǎng)。
內(nèi)容截圖
目錄:
《計(jì)算機(jī)組成與體系結(jié)構(gòu):性能設(shè)計(jì)(原書第8版)》
出版者的話
譯者序
前言
第0章讀者指南1
0.1本書概要1
0.2導(dǎo)讀1
0.3為何要學(xué)習(xí)計(jì)算機(jī)組成和體系結(jié)構(gòu)1
0.4因特網(wǎng)與web資源2
0.4.1本書的web站點(diǎn)2
0.4.2其他web站點(diǎn)3
0.4.3usenet新聞組3
第一部分概論
第1章導(dǎo)論6
1.1計(jì)算機(jī)組成與體系結(jié)構(gòu)6
1.2結(jié)構(gòu)和功能7
1.2.1功能7
1.2.2結(jié)構(gòu)8
1.3關(guān)鍵詞和思考題9
第2章計(jì)算機(jī)的演變和性能10
.2.1計(jì)算機(jī)簡史10
2.1.1第一代：真空管10
2.1.2第二代：晶體管15
2.1.3第三代：集成電路16
2.1.4后續(xù)幾代20
2.2性能設(shè)計(jì)22
2.2.1微處理器的速度23
2.2.2性能平衡23
2.2.3芯片組成和體系結(jié)構(gòu)的改進(jìn)25
2.3intel x86體系結(jié)構(gòu)的進(jìn)展26
2.4嵌入式系統(tǒng)和arm27
2.4.1嵌入式系統(tǒng)27
2.4.2arm的進(jìn)展29
2.5性能評價(jià)30
2.5.1時(shí)鐘速度和每秒指令數(shù)30
2.5.2基準(zhǔn)程序32
2.5.3阿姆達(dá)爾定律34
2.6推薦的讀物和web站點(diǎn)35
2.7關(guān)鍵詞、思考題和習(xí)題36
第二部分計(jì)算機(jī)系統(tǒng)
第3章計(jì)算機(jī)功能和互連的頂層視圖42
3.1計(jì)算機(jī)的部件42
3.2計(jì)算機(jī)的功能44
3.2.1指令的讀取和執(zhí)行44
3.2.2中斷46
3.2.3i/o功能51
3.3互連結(jié)構(gòu)51
3.4總線互連52
3.4.1總線結(jié)構(gòu)52
3.4.2多總線層次結(jié)構(gòu)54
3.4.3總線的設(shè)計(jì)要素55
3.5pci58
3.5.1總線結(jié)構(gòu)58
3.5.2pci命令61
3.5.3數(shù)據(jù)傳送62
3.5.4仲裁63
3.6推薦的讀物和web站點(diǎn)64
3.7關(guān)鍵詞、思考題和習(xí)題64
附錄3a時(shí)序圖67
第4章cache存儲(chǔ)器69
4.1計(jì)算機(jī)存儲(chǔ)系統(tǒng)概述69
4.1.1存儲(chǔ)系統(tǒng)的特性69
4.1.2存儲(chǔ)器層次結(jié)構(gòu)71
4.2cache存儲(chǔ)器原理73
4.3cache的設(shè)計(jì)要素75
4.3.1cache地址75
4.3.2cache容量76
4.3.3映射功能77
4.3.4替換算法85
4.3.5寫策略85
4.3.6行大小86
4.3.7cache數(shù)目86
4.4pentium 4的cache組織88
4.5arm的cache組織90
4.6推薦的讀物91
4.7關(guān)鍵詞、思考題和習(xí)題91
附錄4a兩級存儲(chǔ)器的性能特點(diǎn)95
第5章內(nèi)部存儲(chǔ)器100
5.1半導(dǎo)體主存儲(chǔ)器100
5.1.1組織100
5.1.2dram和sram100
5.1.3rom類型102
5.1.4芯片邏輯103
5.1.5芯片封裝104
5.1.6模塊組織105
5.1.7多體交叉存儲(chǔ)器106
5.2糾錯(cuò)107
5.3高級dram組織110
5.3.1同步dram111
5.3.2rambus dram112
5.3.3ddr dram113
5.3.4cache dram114
5.4推薦的讀物和web站點(diǎn)114
5.5關(guān)鍵詞、思考題和習(xí)題115
第6章外部存儲(chǔ)器118
6.1磁盤118
6.1.1磁讀寫機(jī)制118
6.1.2數(shù)據(jù)組織和格式化119
6.1.3物理特性121
6.1.4磁盤性能參數(shù)122
6.2raid124
6.2.1raid 0級125
6.2.2raid 1級128
6.2.3raid 2級128
6.2.4raid 3級128
6.2.5raid 4級129
6.2.6raid 5級130
6.2.7raid 6級130
6.3光存儲(chǔ)器131
6.3.1光盤131
6.3.2數(shù)字多功能光盤133
6.3.3高清晰光盤134
6.4磁帶135
6.5推薦的讀物和web站點(diǎn)136
6.6關(guān)鍵詞、思考題和習(xí)題137
第7章輸入/輸出140
7.1外部設(shè)備140
7.1.1鍵盤/監(jiān)視器141
7.1.2磁盤驅(qū)動(dòng)器142
7.2i/o模塊142
7.2.1模塊功能142
7.2.2i/o模塊結(jié)構(gòu)143
7.3編程式i/o143
7.3.1編程式i/o概述144
7.3.2i/o命令144
7.3.3i/o指令144
7.4中斷驅(qū)動(dòng)式i/o146
7.4.1中斷處理146
7.4.2設(shè)計(jì)問題148
7.4.3intel 82c59a中斷控制器149
7.4.4intel 82c55a可編程外部接口150
7.5直接存儲(chǔ)器存取151
7.5.1編程式i/o和中斷驅(qū)動(dòng)式i/o的缺點(diǎn)151
7.5.2dma功能151
7.5.3intel 8237a dma控制器153
7.6i/o通道和處理器155
7.6.1i/o功能的演變155
7.6.2i/o通道的特點(diǎn)155
7.7外部接口：firewire和infiniband156
7.7.1接口類型156
7.7.2點(diǎn)對點(diǎn)和多點(diǎn)配置156
7.7.3firewire串行總線157
7.7.4infiniband159
7.8推薦的讀物和web站點(diǎn)162
7.9關(guān)鍵詞、思考題和習(xí)題162
第8章操作系統(tǒng)支持166
8.1操作系統(tǒng)概述166
8.1.1操作系統(tǒng)的目標(biāo)與功能166
8.1.2操作系統(tǒng)的類型168
8.2調(diào)度173
8.2.1長期調(diào)度173
8.2.2中期調(diào)度173
8.2.3短期調(diào)度173
8.3存儲(chǔ)器管理176
8.3.1交換177
8.3.2分區(qū)177
8.3.3分頁179
8.3.4虛擬存儲(chǔ)器180
8.3.5快表182
8.3.6分段183
8.4pentium存儲(chǔ)器管理184
8.4.1地址空間184
8.4.2分段184
8.4.3分頁186
8.5arm存儲(chǔ)器管理187
8.5.1存儲(chǔ)器系統(tǒng)組織187
8.5.2虛擬存儲(chǔ)器地址轉(zhuǎn)換187
8.5.3存儲(chǔ)器管理格式189
8.5.4存取控制190
8.6推薦的讀物和web站點(diǎn)191
8.7關(guān)鍵詞、思考題和習(xí)題191
第三部分中央處理器
第9章計(jì)算機(jī)算術(shù)196
9.1算術(shù)邏輯單元196
9.2整數(shù)表示196
9.2.1符號-幅值表示法197
9.2.22的補(bǔ)碼表示法197
9.2.3不同位長間的轉(zhuǎn)換199
9.2.4定點(diǎn)表示法200
9.3整數(shù)算術(shù)200
9.3.1取負(fù)200
9.3.2加法和減法201
9.3.3乘法203
9.3.4除法207
9.4浮點(diǎn)表示208
9.4.1原理208
9.4.2二進(jìn)制浮點(diǎn)表示的ieee標(biāo)準(zhǔn)211
9.5浮點(diǎn)算術(shù)212
9.5.1浮點(diǎn)加法和減法213
9.5.2浮點(diǎn)乘法和除法214
9.5.3精度考慮215
9.5.4二進(jìn)制浮點(diǎn)算術(shù)的ieee標(biāo)準(zhǔn)216
9.6推薦的讀物和web站點(diǎn)218
9.7關(guān)鍵詞、思考題和習(xí)題219
第10章指令集：特征和功能222
10.1機(jī)器指令特征222
10.1.1機(jī)器指令要素222
10.1.2指令表示223
10.1.3指令類型224
10.1.4地址數(shù)目225
10.1.5指令集設(shè)計(jì)226
10.2操作數(shù)類型226
10.2.1數(shù)值227
10.2.2字符227
10.2.3邏輯數(shù)據(jù)228
10.3intel x86和arm數(shù)據(jù)類型228
10.3.1x86數(shù)據(jù)類型228
10.3.2arm數(shù)據(jù)類型229
10.4操作類型230
10.4.1數(shù)據(jù)傳送232
10.4.2算術(shù)運(yùn)算233
10.4.3邏輯運(yùn)算233
10.4.4轉(zhuǎn)換234
10.4.5輸入/輸出235
10.4.6系統(tǒng)控制235
10.4.7控制轉(zhuǎn)移235
10.5intel x86和arm操作類型238
10.5.1x86操作類型238
10.5.2arm操作類型244
10.6推薦的讀物246
10.7關(guān)鍵詞、思考題和習(xí)題246
附錄10a棧250
附錄10b小端、大端和雙端253
第11章指令集：尋址方式和指令格式256
11.1尋址方式256
11.1.1立即尋址257
11.1.2直接尋址257
11.1.3間接尋址257
11.1.4寄存器尋址258
11.1.5寄存器間接尋址258
11.1.6偏移尋址258
11.1.7棧尋址260
11.2x86和arm尋址方式260
11.2.1x86尋址方式260
11.2.2arm尋址方式262
11.3指令格式264
11.3.1指令長度264
11.3.2位的分配265
11.3.3變長指令267
11.4x86和arm指令格式269
11.4.1x86指令格式269
11.4.2arm指令格式271
11.5匯編語言272
11.6推薦的讀物274
11.7關(guān)鍵詞、思考題和習(xí)題274
第12章cpu結(jié)構(gòu)和功能277
12.1cpu組成277
12.2寄存器組成278
12.2.1用戶可見寄存器278
12.2.2控制和狀態(tài)寄存器280
12.2.3微處理器寄存器組成的例子281
12.3指令周期282
12.3.1間接周期282
12.3.2數(shù)據(jù)流283
12.4指令流水線技術(shù)283
12.4.1流水線策略284
12.4.2流水線性能286
12.4.3流水線冒險(xiǎn)288
12.4.4處理分支指令289
12.4.5intel 80486的流水線292
12.5x86系列處理器293
12.5.1寄存器組成294
12.5.2中斷處理298
12.6arm處理器299
12.6.1處理器組成300
12.6.2處理器模式301
12.6.3寄存器組成301
12.6.4中斷處理303
12.7推薦的讀物304
12.8關(guān)鍵詞、思考題和習(xí)題304
第13章精簡指令集計(jì)算機(jī)308
13.1指令執(zhí)行特征309
13.1.1操作309
13.1.2操作數(shù)310
13.1.3過程調(diào)用311
13.1.4推論311
13.2大寄存器組方案的使用311
13.2.1寄存器窗口312
13.2.2全局變量313
13.2.3大寄存器組與高速緩存的對比313
13.3基于編譯器的寄存器優(yōu)化314
13.4精簡指令集體系結(jié)構(gòu)315
13.4.1采用cisc的理由315
13.4.2精簡指令集體系結(jié)構(gòu)特征317
13.4.3cisc與risc特征對比318
13.5risc流水線技術(shù)319
13.5.1使用規(guī)整指令的流水線技術(shù)319
13.5.2流水線的優(yōu)化320
13.6mips r4000322
13.6.1指令集322
13.6.2指令流水線324
13.7sparc327
13.7.1sparc寄存器組327
13.7.2指令集328
13.7.3指令格式329
13.8risc與cisc的爭論330
13.9推薦的讀物331
13.10關(guān)鍵詞、思考題和習(xí)題331
第14章指令級并行性和超標(biāo)量處理器335
14.1概述335
14.1.1超標(biāo)量與超級流水線的對比336
14.1.2限制337
14.2設(shè)計(jì)考慮338
14.2.1指令級并行性和機(jī)器并行性338
14.2.2指令發(fā)射策略339
14.2.3寄存器重命名341
14.2.4機(jī)器并行性342
14.2.5分支預(yù)測342
14.2.6超標(biāo)量執(zhí)行343
14.2.7超標(biāo)量實(shí)現(xiàn)343
14.3pentium 4343
14.3.1前端347
14.3.2亂序執(zhí)行邏輯348
14.3.3整數(shù)和浮點(diǎn)執(zhí)行單元349
14.4arm cortex?a8349
14.4.1指令取指單元349
14.4.2指令譯碼單元351
14.4.3整數(shù)執(zhí)行單元353
14.4.4simd和浮點(diǎn)流水線354
14.5推薦的讀物355
14.6關(guān)鍵詞、思考題和習(xí)題356
第四部分控制器
第15章控制器操作362
15.1微操作362
15.1.1取指周期363
15.1.2間接周期364
15.1.3中斷周期365
15.1.4執(zhí)行周期365
15.1.5指令周期366
15.2處理器控制367
15.2.1功能需求367
15.2.2控制信號367
15.2.3控制信號舉例368
15.2.4處理器內(nèi)部的組織369
15.2.5intel 8085370
15.3硬布線實(shí)現(xiàn)373
15.3.1控制器輸入373
15.3.2控制器邏輯374
15.4推薦的讀物374
15.5關(guān)鍵詞、思考題和習(xí)題375
第16章微程序控制376
16.1基本概念376
16.1.1微指令376
16.1.2微程序控制器378
16.1.3wilkes控制379
16.1.4優(yōu)缺點(diǎn)382
16.2微指令定序382
16.2.1設(shè)計(jì)考慮382
16.2.2定序技術(shù)382
16.2.3地址生成384
16.2.4lsi?11微指令定序384
16.3微指令執(zhí)行385
16.3.1微指令的分類法385
16.3.2微指令編碼387
16.3.3lsi?11微指令執(zhí)行388
16.3.4ibm 3033微指令執(zhí)行390
16.4ti 8800391
16.4.1微指令格式391
16.4.2微定序器393
16.4.3寄存器式alu395
16.5推薦的讀物397
16.6關(guān)鍵詞、思考題和習(xí)題397
第五部分并 行 組 織
第17章并行處理400
17.1多處理器組織401
17.1.1并行處理器系統(tǒng)的類型401
17.1.2并行組織402
17.2對稱多處理器402
17.2.1組織403
17.2.2多處理器操作系統(tǒng)設(shè)計(jì)考慮405
17.2.3大型機(jī)smp405
17.3cache一致性和mesi協(xié)議407
17.3.1軟件解決方案408
17.3.2硬件解決方案408
17.3.3mesi協(xié)議409
17.4多線程和片上多處理器411
17.4.1隱式和顯式多線程412
17.4.2顯式多線程的方式413
17.4.3示例系統(tǒng)415
17.5集群416
17.5.1集群配置417
17.5.2操作系統(tǒng)設(shè)計(jì)問題418
17.5.3集群計(jì)算機(jī)體系結(jié)構(gòu)419
17.5.4刀片服務(wù)器420
17.5.5集群與smp的對比421
17.6非均勻存儲(chǔ)器訪問421
17.6.1動(dòng)機(jī)421
17.6.2組織422
17.6.3numa的優(yōu)缺點(diǎn)423
17.7向量計(jì)算424
17.7.1向量計(jì)算的方法424
17.7.2ibm 3090向量機(jī)制427
17.8推薦的讀物和web站點(diǎn)432
17.9關(guān)鍵詞、思考題和習(xí)題433
第18章多核計(jì)算機(jī)437
18.1硬件性能問題437
18.1.1增加并行437
18.1.2功耗439
18.2軟件性能問題440
18.2.1多核軟件440
18.2.2應(yīng)用實(shí)例：valve游戲軟件441
18.3多核組織結(jié)構(gòu)442
18.4intel x86多核結(jié)構(gòu)443
18.4.1intel core duo443
18.4.2intel core i7445
18.5arm11 mpcore445
18.5.1中斷處理446
18.5.2cache一致性448
18.6推薦的讀物和web站點(diǎn)448
18.7關(guān)鍵詞、思考題和習(xí)題449
附錄a計(jì)算機(jī)組成與體系結(jié)構(gòu)的教學(xué)課題451
附錄b匯編語言及相關(guān)主題455
術(shù)語表473
參考文獻(xiàn)480